Cet article propose SecFSM, une nouvelle méthode qui exploite un modèle de langage à grande échelle (LLM) pour automatiser la génération de code Verilog des machines à états finis (FSM), qui jouent un rôle crucial dans la mise en œuvre de la logique de contrôle des systèmes sur puce (SoC). Alors que la génération de code Verilog basée sur LLM présente actuellement des failles de sécurité, SecFSM s'appuie sur un graphe de connaissances orienté sécurité (FSKG) pour guider le LLM dans la génération de code Verilog plus sécurisé. Sur la base du FSKG, les vulnérabilités sont identifiées grâce à l'analyse des besoins des utilisateurs, et les connaissances en sécurité sont ensuite exploitées pour générer des invites de sécurité qui sont ensuite fournies au LLM. SecFSM est évalué sur des ensembles de données académiques, des ensembles de données artificielles et des ensembles de données propriétaires collectés à partir d'articles académiques et de cas industriels. Les résultats montrent que SecFSM surpasse les méthodes existantes, atteignant un taux de réussite élevé de 21 cas de test de sécurité sur 25.
