Cet article propose VerilogLAVD, une nouvelle méthode de détection précoce des vulnérabilités matérielles. Afin de surmonter les limites des méthodes existantes nécessitant des connaissances spécialisées, cet article présente une approche utilisant un modèle de langage à grande échelle (LLM) pour détecter les vulnérabilités dans le code Verilog. Le graphe de propriétés Verilog (VeriPG), qui représente le code Verilog de manière intégrée, combine des informations syntaxiques et sémantiques. Grâce au LLM, des règles de détection basées sur VeriPG sont générées à partir de descriptions d'énumérations de faiblesses communes (CWE). Ces règles sont ensuite utilisées par un exécuteur de règles qui recherche des vulnérabilités potentielles dans VeriPG. Les résultats expérimentaux sur 77 conceptions Verilog montrent un score F1 de 0,54 pour 12 types de CWE, démontrant des améliorations du score F1 de 0,31 et 0,27 respectivement, par rapport au LLM seul ou à une base de connaissances externe.
