Este artículo aborda la electrónica impresa como una alternativa prometedora a los sistemas basados en silicio, que requiere propiedades como flexibilidad, elasticidad, conformabilidad y costos de fabricación ultrabajos. A pesar del gran tamaño de las características de la electrónica impresa, las redes neuronales impresas (NN) han atraído una atención considerable para cumplir con los requisitos de las aplicaciones objetivo. Sin embargo, la implementación de circuitos complejos sigue siendo un desafío. Este estudio aborda la brecha entre la precisión de clasificación y la eficiencia de área en redes neuronales impresas, abordando el diseño y la cooptimización de todo el sistema de procesamiento, proximidad y sensor, desde la interfaz analógico-digital (un importante cuello de botella de área y potencia) hasta el clasificador digital. Este estudio propone un marco automatizado para el diseño de redes neuronales ternarias impresas con precisión de entrada arbitraria, utilizando optimización multiobjetivo y aproximación global. Los circuitos propuestos son, en promedio, 17 veces más eficientes en área y 59 veces más eficientes energéticamente que las redes neuronales impresas de aproximación convencionales, y son los primeros en permitir el funcionamiento con baterías impresas con una pérdida de precisión inferior al 5%, considerando el costo de la interfaz analógico-digital.
