Transformer LLM의 추론 능력 향상을 위해, 추론 과정에서 메모리 (KV) 캐시를 재작성하는 "보틀넥 트랜스포머" 아키텍처를 제안합니다. 이는 뇌의 기억 (재)통합 과정을 모방한 것으로, 정보 병목 이론을 기반으로 KV 캐시를 압축하고 중요한 정보를 유지하여 일반화 성능을 향상시키는 것을 목표로 합니다. 제안하는 아키텍처는 보조 트랜스포머인 Cache Processor를 사용하여 새로운 KV 항목을 통합하고, 과거 항목의 일부를 선택적으로 재통합합니다. 수학적 추론 벤치마크에서 기존 트랜스포머 및 pause-token 기반 모델보다 일관된 성능 향상을 보였습니다.