본 논문은 컴퓨터 칩의 물리적 배치 설계에서 중요한 단계인 글로벌 배치 문제를 해결하기 위한 새로운 프레임워크인 TransPlace를 제시합니다. 기존 방법들이 각 회로 설계를 개별적으로 최적화하는 것과 달리, TransPlace는 수백만 개의 다양한 크기의 셀을 연속 공간에 배치하는 것을 학습합니다. 이를 위해 네트리스트 토폴로지를 효율적으로 모델링하는 Netlist Graph, SE(2)-불변 표현을 학습하는 Cell-flow 및 상대 위치 인코딩, 배치 지식의 매개변수화를 위한 맞춤형 그래프 신경망 아키텍처, 그리고 조잡한 배치에서 미세한 배치로 이어지는 2단계 전략을 도입합니다. 소수의 고품질 배치를 통해 학습된 TransPlace는 기존 최첨단 배치 방법에 비해 속도를 1.2배 향상시키면서 동시에 혼잡도 30%, 타이밍 9%, 와이어 길이 5%를 감소시키는 성능을 보입니다.
