본 논문은 대규모 언어 모델(LLM)을 활용한 하드웨어 설계, 특히 Verilog 코드 생성의 저작권 침해 위험성을 평가하고 이를 최소화하기 위한 방안을 제시한다. 기존의 오픈소스 Verilog 데이터셋의 크기 제한과 라이선스 확인 부족 문제를 해결하기 위해, 저작권 침해 위험이 최소화된 220,000개 이상의 파일을 포함하는 오픈소스 Verilog 데이터셋 FreeSet과 자동화된 데이터셋 관리 프레임워크를 제안한다. 이를 기반으로 지속적 사전 훈련을 통한 LLM 미세 조정 프레임워크를 구축하여 Verilog에 특화된 미세 조정된 Llama 모델인 FreeV를 개발하였다. 실험 결과, FreeV는 기존 모델들에 비해 저작권 침해 위험(3%)이 현저히 낮으며, VerilogEval pass@10율을 10% 이상 향상시키는 성능 향상을 보였다.
