본 논문은 하드웨어 취약점의 조기 탐지를 위해, Verilog 코드의 구조적 특징을 효과적으로 활용하는 LLM 기반의 새로운 접근 방식인 VerilogLAVD를 제안합니다. VerilogLAVD는 Verilog 코드를 통합적으로 표현하는 Verilog Property Graph (VeriPG)를 도입하여, AST 기반의 구문 정보와 제어 흐름 및 데이터 의존성 그래프로부터 얻은 의미 정보를 결합합니다. LLM을 활용하여 CWE 설명으로부터 VeriPG 기반의 탐지 규칙을 생성하고, 이 규칙들을 통해 VeriPG를 탐색하여 잠재적인 취약점을 찾아냅니다. 77개의 Verilog 설계(12가지 CWE 유형 포함)에 대한 실험 결과, VerilogLAVD는 0.54의 F1-score를 달성하여, LLM 단독 및 외부 지식 기반 LLM 기법 대비 각각 0.31 및 0.27 향상된 성능을 보였습니다.
