Trong bài báo này, chúng tôi đề xuất một thuật toán thiết kế tham số sử dụng mạng nơ-ron đồ thị (GNN) để giải quyết những khó khăn trong việc thiết kế chip máy tính lượng tử siêu dẫn quy mô lớn. Thuật toán này dựa trên cơ chế 'mở rộng ba bước' và bao gồm hai mô hình mạng nơ-ron: một bộ ước lượng dựa trên học có giám sát được áp dụng cho các mạch cỡ trung bình và một bộ thiết kế dựa trên học không giám sát được áp dụng cho các mạch cỡ lớn. Bằng cách áp dụng thuật toán để giảm thiểu lỗi xuyên âm lượng tử, chúng tôi chứng minh rằng tỷ lệ lỗi giảm 51% và thời gian thiết kế được rút ngắn từ 90 phút xuống còn 27 giây so với các thuật toán tiên tiến hiện có trong mạch lượng tử siêu dẫn quy mô lớn với khoảng 870 qubit. Tóm lại, chúng tôi trình bày một thuật toán có hiệu suất và khả năng mở rộng được cải thiện để thiết kế tham số chip lượng tử siêu dẫn và chứng minh khả năng ứng dụng của GNN vào thiết kế chip lượng tử siêu dẫn.
