En este artículo, proponemos MC²A, un marco de codiseño de algoritmos y hardware para acelerar algoritmos de Markov Chain Monte Carlo (MCMC) y superar su aplicabilidad limitada en problemas a gran escala y aplicaciones del mundo real. MC²A extiende el modelo de línea de techo de rendimiento del procesador para obtener equilibrios óptimos entre los parámetros de computación, muestreo y memoria, y propone una arquitectura de acelerador de hardware parametrizada con unidades de procesamiento con estructura de árbol programables por ISA, muestreadores reconfigurables e interconexiones de barras cruzadas. Además, mejoramos la eficiencia mediante la introducción de un novedoso muestreador Gumbel que elimina las operaciones de exponenciación y normalización. Los resultados de la evaluación en diversas cargas de trabajo de MCMC muestran que alcanza una aceleración de hasta 307,6 veces en comparación con CPU, GPU, TPU y aceleradores MCMC de última generación.
