본 논문은 학습 가능한 이미지 압축(LIC)의 하드웨어 친화적인 구현에 초점을 맞추고 있습니다. 기존 LIC 하드웨어 구현이 지연 시간에 우선순위를 두는 것과 달리, 본 논문은 모델 차원 조정을 통해 특정 하드웨어 플랫폼에 맞춘 설계 튜닝의 부담을 줄이면서 RD 효율성을 유지하는 새로운 설계 패러다임을 제시합니다. 이는 우수한 LIC 모델에서 효율적인 학생 모델을 증류하는 프레임워크, RD 효율성을 유지하는 GDN 활성화 함수의 하드웨어 친화적인 구현, 그리고 병렬 처리 및 자원 할당 최적화를 통해 FPGA 자원을 최대한 활용하는 파이프라인 FPGA 구성을 포함합니다. 실험 결과, 기존 FPGA 구현보다 우수한 성능을 보이며, 원래 모델과 거의 동일한 RD 효율성을 달성함을 보여줍니다.
