본 논문은 3D 집적회로(IC) 플로어플래닝에서 복잡한 하드웨어 설계 규칙을 통합적으로 준수하는 데 따르는 어려움을 해결하기 위해 All-in-One 딥 강화학습 기반 접근 방식인 RulePlanner를 제안한다. RulePlanner는 새로운 행렬 표현을 사용하여 설계 규칙을 모델링하고, 유효하지 않은 액션을 필터링하는 액션 공간 제약을 두며, 제약 만족도를 정량적 보상으로 활용한다. 이를 통해 기존 방법으로는 처리하기 어려웠던 다양한 설계 규칙을 단일 프레임워크에서 효과적으로 다루고, 수작업 후처리를 줄인다.