본 논문은 차세대 무선 통신에서 성능 향상을 목표로 하는 BD-RIS(Beyond-Diagonal Reconfigurable Intelligent Surface) 설계 시 발생하는 성능과 회로 복잡성 간의 절충 문제를 해결하고자 합니다. 특히, 현실 세계의 비이상적인(non-ideal) BD-RIS 환경에서 회로 복잡성과 비이상성이 성능에 미치는 영향을 분석하고, 이를 위한 새로운 학습 기반의 2단계 아키텍처 탐색 프레임워크(LTTADF)를 제안합니다. 제안된 방법론은 대규모 아키텍처 공간을 효율적으로 탐색하여 비이상적인 BD-RIS의 성능-회로 복잡성 절충에 대한 최적에 가까운 해를 도출합니다.