본 논문은 학습 기반 이미지 압축(LIC)의 하드웨어 구현에 초점을 맞추고 있다. 기존 LIC 하드웨어 구현이 지연 시간에 우선순위를 두는 것과 달리, 본 논문은 특정 하드웨어 플랫폼에 대한 설계 튜닝의 부담을 모델 차원 조정으로 전환하여 RD 효율을 유지하는 새로운 설계 패러다임을 제시한다. 이는 우수한 LIC 모델을 압축된 학생 모델로 증류하는 프레임워크, RD 효율을 유지하는 GDN 활성화 함수의 하드웨어 친화적인 구현, 그리고 병렬 처리와 자원 할당 최적화를 통한 파이프라인 FPGA 구성을 포함한다. 결과적으로 기존 FPGA 구현보다 우수한 성능을 보이며, 원 모델과 매우 유사한 성능을 달성한다.
