본 논문은 머신러닝(ML) 모델의 크기와 복잡성 증가에 따라 효율적인 ML 워크로드 지원을 위한 맞춤형 하드웨어 가속기의 필요성이 커지고 있음을 지적합니다. 하지만 이러한 가속기 설계는 여전히 시간이 많이 걸리는 과정이며, 엔지니어가 명확한 문서와 효과적인 커뮤니케이션을 통해 설계 해석성을 수동으로 보장하는 데 크게 의존합니다. 본 논문에서는 대규모 언어 모델(LLM)을 활용하여 레지스터 전달 수준(RTL) 코드에 대한 자연어 설명 생성(RTL-to-NL 작업)과 같은 설계 해석성 작업을 자동화하는 가능성을 조사합니다. 특히 RTL-to-NL 작업에서 설계 해석성이 하드웨어 설계 프로세스의 효율성에 미치는 영향을 분석하고, 기존 LLM 적용 연구를 검토하며 데이터, 계산, 모델 개발과 관련된 해결되지 않은 주요 과제를 강조하고, 이러한 과제를 해결할 수 있는 기회를 제시합니다. 궁극적으로 ML을 활용하여 RTL-to-NL 작업을 자동화하고 하드웨어 설계 해석성을 향상시켜 하드웨어 설계 프로세스를 가속화하는 미래 연구를 위한 지침을 제공하는 것을 목표로 합니다.
