본 논문은 학습 가능한 이미지 압축(LIC)의 하드웨어 친화적인 구현을 위한 새로운 설계 패러다임을 제시합니다. 기존의 LIC 하드웨어 구현은 지연 시간을 RD 효율성보다 우선시하는 경향이 있었으나, 본 논문에서는 모델 차원 조정을 통해 특정 하드웨어 플랫폼에 맞춘 설계 튜닝의 부담을 줄이면서 RD 효율성을 유지하는 방법을 제시합니다. 이는 1) 참조 모델(teacher model)에서 효율적인 학생 모델(student model)을 얻기 위한 증류 프레임워크 설계, 2) 매개변수 양자화 후에도 RD 효율성을 유지하는 하드웨어 친화적인 GDN(Generalized Divisive Normalization) 활성화 함수 구현, 3) 병렬 처리 및 자원 할당 최적화를 통한 FPGA 파이프라이닝 구성 등 세 가지 주요 기여를 통해 이루어집니다. 결과적으로 기존 FPGA 구현보다 우수한 성능을 보이며, 원 모델과 매우 유사한 성능을 달성함을 실험을 통해 보여줍니다.
