본 논문은 학습 가능한 이미지 압축(LIC)의 하드웨어 친화적인 구현을 위한 새로운 설계 패러다임을 제시합니다. 기존의 LIC 하드웨어 구현이 지연 시간에 초점을 맞춘 것과 달리, 본 논문은 모델 차원 조정을 통해 특정 하드웨어 플랫폼에 대한 설계 튜닝 부담을 줄이는 데 중점을 둡니다. 이는 우수한 참조 모델(teacher model)로부터 효율적인 학생 모델(student model)을 얻는 증류 프레임워크, RD 효율성을 유지하는 GDN 활성화 함수의 하드웨어 친화적인 구현, 그리고 병렬 처리 및 자원 할당 최적화를 통한 FPGA 파이프라인 구성으로 이루어집니다. 실험 결과, 기존 FPGA 구현보다 우수한 성능을 보이며 원본 모델과 유사한 성능을 달성함을 보여줍니다.
