본 논문은 임베디드 에지 컴퓨팅 환경과 같은 메모리 제약 시스템에서 시간 순차 데이터 처리를 위한 후보로 오랫동안 연구되어 온 순환 신경망(RNN)에 대한 연구이다. 최근 효율적인 RNN을 위한 훈련 패러다임의 발전을 바탕으로, 최소화된 게이트 순환 단위(GRUs)를 기반으로 하는 간소화되고 하드웨어와 호환되는 아키텍처와 모델의 효율적인 혼합 신호 하드웨어 구현을 제시한다. 제안된 설계는 인메모리 연산(IMC)뿐만 아니라 게이트 상태 업데이트에도 스위치드 커패시터 회로를 활용한다. 혼합 신호 코어는 금속 커패시터, 전송 게이트 및 클럭 비교기를 포함하는 일반적인 회로만을 사용하므로 다른 기술 노드로의 확장 및 전송이 용이하다. 시간 순차 데이터에 대한 아키텍처의 성능을 벤치마킹하고 하드웨어 시스템에 직접 매핑하는 데 필요한 모든 제약 조건을 제시한다. 혼합 신호 시뮬레이션에서 소프트웨어 전용 네트워크 모델에서 기록된 데이터를 재현하여 직접 호환성을 검증한다.