본 논문은 엣지 AI 기기 개발 및 배포의 핵심 과제인 고성능, 에너지 효율성, 비용 효율성, 그리고 유연한 아키텍처를 동시에 달성하기 위한 칩렛 기반 RISC-V SoC 아키텍처를 제시합니다. 7nm RISC-V CPU 칩렛, 5nm AI 가속기 칩렛 2개(각 15 TOPS INT8), 16GB HBM3 메모리 스택, 전용 전원 관리 컨트롤러를 30mm x 30mm 실리콘 인터포저에 통합합니다. 적응형 칩렛 간 동적 전압 및 주파수 스케일링(DVFS), AI 인식 UCIe 프로토콜 확장, 분산 암호화 보안, 지능형 센서 기반 부하 마이그레이션 등 4가지 혁신 기술을 통해 MobileNetV2, ResNet-50 등 벤치마크에서 기존 칩렛 구현 대비 성능 향상(지연 시간 14.7% 감소, 처리량 17.3% 증가, 전력 16.2% 감소)을 달성했습니다. 이는 40.1% 효율성 향상에 해당하며, MobileNetV2 추론당 약 3.5 mJ의 에너지 소비(860 mW/244 images/s)를 보이며, 모든 실험 워크로드에서 5ms 미만의 실시간 성능을 유지합니다.
