본 논문은 자원 제약이 있는 에지 디바이스에서 고해상도(8K@30FPS) 슈퍼 해상도(SR)를 구현하기 위한 가속기를 제안합니다. 높은 계산 복잡도와 메모리 대역폭 요구사항을 해결하기 위해, 에지 선택적 동적 입력 처리를 활용하여 다양한 패치에 적합한 서브 네트워크를 선택적으로 사용합니다. 이는 MAC 연산을 50% 줄이면서 PSNR은 0.1dB만 감소시키는 효과를 보입니다. 자원 적응형 모델 전환을 통해 제한된 자원 환경에서도 재구성 이미지의 품질을 보장하고 최대화합니다. 하드웨어 최적화를 통해 모델 크기를 84% (51K) 줄였으며, PSNR은 0.6dB 미만으로 감소했습니다. 구성 가능한 레이어 매핑 그룹과 구조 친화적인 융합 블록을 통해 하드웨어 활용률을 77%까지 높이고, 특징 SRAM 접근을 최대 79% 줄였습니다. TSMC 28nm 공정으로 구현된 이 가속기는 800MHz에서 8K@30FPS 처리량을 달성하며, 게이트 수는 2749K, 전력 소모는 0.2075W, 에너지 효율은 4797Mpixels/J입니다. 기존 연구보다 우수한 성능을 보입니다.
