대규모 언어 모델(LLM)을 활용하여 하드웨어 기술 언어(HDL) 디자인을 생성하는 CorrectHDL 프레임워크 제안. LLM이 생성한 HDL 디자인의 기능적 오류를 해결하기 위해, 고수준 합성을 통해 생성된 결과를 기능적 레퍼런스로 사용. C/C++ 프로그램으로 정의된 회로 기능을 LLM에 입력하여 HDL 디자인을 생성하고, RAG(Retrieval-Augmented Generation) 메커니즘을 통해 구문 오류를 수정. 시뮬레이션 결과를 기존 HLS 도구로 생성된 레퍼런스 디자인과 비교하여 기능적 정확성을 보장하며, 인간이 설계한 회로에 근접하는 수준의 면적 및 전력 효율성을 달성.
