VeriThoughts: Enabling Automated Verilog Code Generation using Reasoning and Formal Verification
Created by
Haebom
저자
Patrick Yubeaton, Andre Nakkab, Weihua Xiao, Luca Collini, Ramesh Karri, Chinmay Hegde, Siddharth Garg
개요
VeriThoughts는 추론 기반 Verilog 코드 생성을 위한 새로운 데이터셋입니다. 본 논문은 형식적 검증 방법을 기반으로 생성된 하드웨어 기술의 품질과 정확성을 평가하는 새로운 벤치마크 프레임워크를 제시합니다. 또한 Verilog 생성에 특화된 일련의 소규모 모델을 제시합니다. 이는 고수준 사양으로부터 검증 가능한 정확한 구현을 생성할 수 있는 자동화된 하드웨어 설계 도구에 대한 증가하는 요구를 해결하여 하드웨어 개발 프로세스를 가속화하면서 엄격한 정확성 보장을 유지하는 것을 목표로 합니다. 코드와 데이터는 제공된 GitHub URL에서 이용 가능합니다.