본 논문은 마이크로컨트롤러(MCU)와 같은 에지 디바이스에서 가지치기된 심층 신경망(DNN)의 가속화 문제를 해결하기 위한 세 가지 기여를 제안합니다. 첫째, 초저전력 멀티코어 RISC-V MCU를 타겟으로 N:M 가지치기 계층을 위한 최적화된 소프트웨어 커널을 설계하여 1:8 및 1:16 스파스에서 각각 기존 대비 최대 2.1배 및 3.4배의 속도 향상을 달성했습니다. 둘째, 커널에 필요한 간접 로드 및 0이 아닌 인덱스 압축 해제 연산을 가속화하기 위해 경량 명령어 집합 아키텍처(ISA) 확장을 구현하여 면적 오버헤드 5%로 최대 1.9배의 추가 속도 향상을 얻었습니다. 마지막으로, 스파스 커널을 활용하여 오픈소스 DNN 컴파일러를 확장하여 ResNet18과 Vision Transformer(ViT)에서 각각 3.21배 및 1.81배의 속도 향상을 보였으며, 기존 대비 정확도 저하가 1.5% 미만이었습니다.
