본 논문은 학습 가능한 이미지 압축(LIC)의 하드웨어 친화적인 구현을 위한 새로운 설계 패러다임을 제시합니다. 기존의 LIC 하드웨어 구현들이 지연 시간에 우선순위를 두었던 것과 달리, 본 논문에서는 모델 차원 조정을 통해 특정 하드웨어 플랫폼에 대한 설계 조정의 부담을 줄이면서 RD 효율성을 유지하는 방법을 제시합니다. 이는 1) 참조 모델(teacher)로부터 효율적인 학생 모델(student)을 얻기 위한 증류 프레임워크, 2) 매개변수 양자화 후에도 RD 효율성을 유지하는 GDN 활성화 함수의 하드웨어 친화적인 구현, 3) 병렬 처리 및 자원 할당 최적화를 통해 FPGA 자원을 최대한 활용하는 파이프라인 FPGA 구성을 포함합니다. 실험 결과, 기존 FPGA 구현들을 능가하는 성능을 보이며, 원 모델과 거의 동일한 RD 효율성을 달성함을 보여줍니다.
