본 논문은 시스템온칩(SoC)의 제어 로직 구현에 중요한 역할을 하는 유한 상태 기계(FSM)의 Verilog 코드 생성을 자동화하기 위해 대규모 언어 모델(LLM)을 활용하는 새로운 방법인 SecFSM을 제안합니다. 기존의 LLM 기반 Verilog 코드 생성은 보안 취약성 문제를 가지고 있으나, SecFSM은 보안 지향 지식 그래프(FSKG)를 활용하여 LLM이 더 안전한 Verilog 코드를 생성하도록 유도합니다. FSKG를 기반으로 사용자 요구사항 분석을 통해 취약성을 식별하고, 이를 바탕으로 보안 지식을 활용하여 보안 프롬프트를 생성하여 LLM에 제공합니다. 학술 데이터셋, 인공 데이터셋, 논문 및 산업 사례에서 수집한 전용 데이터셋을 사용하여 SecFSM을 평가한 결과, 기존 방법보다 우수한 성능을 보였으며, 25개의 보안 테스트 사례 중 21개를 통과하는 높은 성공률을 달성했습니다.
