LLM-Driven Design Space Exploration of FPGA-based Accelerators

작성자

Haebom

카테고리

Empty

저자

Vinamra Sharma, Xingjian Fu, Jude Haris, Jose Cano

💡 개요

현대 AI 워크로드를 위한 FPGA 기반 가속기 설계는 방대한 하드웨어 디자인 공간 탐색의 어려움으로 인해 시간과 자원이 많이 소요됩니다. 본 논문은 SECDA 방법론에 LLM을 통합한 SECDA-DSE 프레임워크를 제안하여 FPGA 기반 가속기의 디자인 공간 탐색을 자동화합니다. LLM의 추론 기반 탐색과 피드백 루프를 통한 강화 학습을 통해 최적의 가속기 설정을 효율적으로 찾습니다.

🔑 시사점 및 한계

•

LLM을 활용하여 FPGA 기반 가속기의 복잡한 디자인 공간 탐색을 자동화할 수 있습니다.

•

SECDA-DSE 프레임워크는 LLM의 추론 능력과 피드백 루프를 결합하여 설계 탐색의 효율성을 높입니다.

•

초기 실험 결과는 제안된 방법론이 Zynq-7000 FPGA에서 합성 타이밍 및 자원 제약 조건을 만족하는 가속기 설계를 생성할 수 있음을 보여줍니다.

•

향후 연구에서는 더 복잡한 AI 워크로드와 다양한 FPGA 플랫폼에서의 성능 평가가 필요합니다.

PDF 보기

Made with Slashpage