본 논문은 전자 설계 자동화(EDA) 분야에서 논리 회로 설계 자동화의 효율성을 높이기 위해 And-Inverter Graph(AIG)를 효과적으로 모델링하는 새로운 방법인 AIGer를 제안합니다. 기존 방법들의 기능적 및 구조적 특징의 공동 모델링 부족 및 동적 정보 전파 능력의 제한을 해결하기 위해, AIGer는 노드 논리 특징 초기화 임베딩 구성 요소와 AIG 특징 학습 네트워크 구성 요소로 구성됩니다. 전자는 AND, NOT과 같은 논리 노드를 독립적인 의미 공간으로 투영하여 효과적인 노드 임베딩을 가능하게 하고, 후자는 이종 그래프 합성곱 네트워크를 사용하여 동적 관계 가중치 행렬과 차별화된 정보 집계 방식을 설계하여 AIG의 원래 구조와 정보를 더 잘 나타냅니다. 실험 결과, AIGer는 신호 확률 예측(SSP) 및 진리표 거리 예측(TTDP) 작업에서 기존 최고 성능 모델보다 MAE 및 MSE를 크게 개선하는 것을 보여줍니다.
