每日 Arxiv

本页面整理了世界各地发表的人工智能相关论文。
本页面使用 Google Gemini 汇总而成，并以非盈利为基础运营。
论文版权归作者及相关机构所有，分享时请注明出处。

基于 Chiplet 的 RISC-V SoC，具有模块化 AI 加速功能

Created by
  • Haebom

作者

P. Ramkumar，SS Bharadwaj

大纲

在边缘AI设备的开发和部署中，保持架构灵活性的同时实现高性能、高能效和高成本效益是一项关键挑战。本文提出了一种基于芯片组的RISC-V SoC架构，该架构通过AI加速模块化和智能系统级优化来突破这些限制。该架构将四项创新集成到30 mm x 30 mm的硅中介层上：自适应芯片组间DVFS、流式流量控制单元以及具有压缩感知转发功能的AI感知UCIe协议扩展；跨异构芯片组的分布式加密安全性；以及基于传感器的智能负载迁移。实验结果表明，与MobileNetV2和ResNet-50等标准基准测试中的现有芯片组实现相比，我们提出的架构实现了约14.7%的延迟降低、17.3%的吞吐量提升和16.2%的功耗降低，同时实现了每次MobileNetV2推理约3.5 mJ的效率（860 mW/244幅图像/秒）。

Takeaways, Limitations

•
Takeaways：
◦
模块化芯片设计提供了成本效益、可扩展性和可升级性，为下一代边缘 AI 设备应用做出了贡献。
◦
通过 AI 优化配置提高性能（延迟、吞吐量）和电源效率
◦
在保持实时性能（低于 5 毫秒）的同时提高各种工作负载的效率
•
Limitations：
◦
论文中没有具体提及Limitations。
👍
Made with Slashpage