Daily Arxiv

전 세계에서 발간되는 인공지능 관련 논문을 정리하는 페이지 입니다.
본 페이지는 Google Gemini를 활용해 요약 정리하며, 비영리로 운영 됩니다.
논문에 대한 저작권은 저자 및 해당 기관에 있으며, 공유 시 출처만 명기하면 됩니다.

CHOSEN: Compilation to Hardware Optimization Stack for Efficient Vision Transformer Inference

Created by
  • Haebom

저자

Mohammad Erfan Sadeghi, Arash Fayyazi, Suhas Somashekar, Armin Abdollahi, Massoud Pedram

개요

본 논문은 비전 트랜스포머(ViT)를 FPGA에 효율적으로 배포하기 위한 소프트웨어-하드웨어 공동 설계 프레임워크인 CHOSEN을 제시한다. 기존 ViT의 비선형 연산 및 높은 연산/메모리 요구량으로 인한 FPGA 배포의 어려움을 해결하기 위해, CHOSEN은 다중 커널 설계, 근사 비선형 함수, 효율적인 논리 블록 사용, 그리고 최적의 하드웨어 구성을 찾는 설계 공간 탐색 알고리즘을 기반으로 한 효율적인 컴파일러를 활용한다. DeiT-S 및 DeiT-B 모델에서 기존 최고 성능 ViT 가속기 대비 1.5배 및 1.42배의 처리량 향상을 달성한다.

시사점, 한계점

시사점:
ViT의 FPGA 구현을 위한 효율적인 소프트웨어-하드웨어 공동 설계 프레임워크 제공
다중 DDR 메모리 뱅크 활용을 통한 대역폭 극대화
정확도 저하를 최소화하는 근사 비선형 함수 사용
FPGA의 논리 블록을 효율적으로 사용하는 설계
최적의 처리량과 지연 시간을 달성하는 최적의 하드웨어 구성을 찾는 효율적인 컴파일러 제공
기존 최고 성능 ViT 가속기 대비 향상된 처리량 달성 (DeiT-S: 1.5x, DeiT-B: 1.42x)
한계점:
CHOSEN 프레임워크의 일반성 및 다른 ViT 모델이나 FPGA 아키텍처에 대한 적용 가능성에 대한 추가적인 평가 필요
근사 비선형 함수 사용으로 인한 정확도 저하의 정량적인 분석 및 다양한 모델에 대한 영향 평가 필요
특정 FPGA 아키텍처에 최적화되어 있으므로 다른 아키텍처로의 이식성에 대한 고려 필요
에너지 효율성에 대한 분석 부재
👍