Bridging the Last Mile of Circuit Design: PostEDA-Bench, a Hierarchical Benchmark for PPA Convergence and DRC Fixing
Author
- Haebom
Category
Empty
저자
Pengju Liu, Nuo Xu, Jinwei Tang, Yu Cao, Caiwen Ding
💡 개요
기존 EDA-LLM 벤치마크가 DRC(Design Rule Check) 위반 수정과 PPA(Power-Performance-Area) 목표 달성 문제를 간과하고 단일 툴체인에 의존하는 한계를 극복하고자, 계층적 구조를 갖춘 PostEDA-Bench를 제안합니다. 이 벤치마크는 DRC와 PPA 관련 145개 태스크를 포함하며, 실제 EDA 툴체인과 연동하여 기계적으로 평가 가능하도록 설계되었습니다. 실험 결과, LLM 기반 에이전트는 단순한 DRC 오류 수정이나 단일 목표 PPA 최적화에는 일정 수준의 성능을 보였으나, 복잡한 추론이 필요한 DRC와 다중 목표 PPA 최적화에서는 성능이 크게 저하되었습니다.
🔑 시사점 및 한계
•
LLM 기반 에이전트가 실제 EDA 워크플로우의 후반부, 특히 DRC 위반 수정과 PPA 목표 수렴에서 여전히 큰 개선의 여지가 있음을 보여줍니다.
•
복잡한 추론과 다중 제약 조건 최적화 능력이 LLM 에이전트의 실질적인 EDA 적용 가능성을 결정하는 핵심 요소임을 시사합니다.
•
PostEDA-Bench는 향후 EDA 분야에서 LLM 에이전트의 성능을 체계적으로 평가하고 발전시키기 위한 중요한 기준점을 제공합니다.
•
현재 LLM 에이전트들은 복잡한 DRC 추론 및 다중 목표 PPA 최적화에서 낮은 성공률을 보여, 이러한 실제적인 문제 해결을 위한 심층적인 연구가 필요합니다.
•
Vision augmentation이 DRC 벤치마크에서 성능 향상에 기여하는 반면, PPA-Multi 태스크에서는 단순히 지식(knob knowledge)보다는 트레이드오프 추론 능력이 더 중요한 병목 현상임을 확인했습니다.
