본 논문은 그래프 신경망(GNNs)의 비정형 메모리 접근 패턴으로 인해 맞춤형 하드웨어 아키텍처의 사용이 특히 유용함을 지적합니다. 기존 FPGA 가속기의 이중 버퍼링 메커니즘이 그래프 데이터셋의 불규칙한 노드 분포를 고려하지 못하는 한계를 극복하기 위해, 이벤트 기반 프로그래밍 흐름을 활용하는 FPGA 가속기 AMPLE을 제안합니다. 노드 수준의 양자화를 가능하게 하는 혼합 산술 아키텍처와 데이터 및 명령어 프리페처를 통해 칩 외부 메모리 접근을 최적화하고 노드 병렬성을 극대화합니다. 2천에서 70만 노드 규모의 인용 및 소셜 미디어 그래프 데이터셋 평가 결과, CPU 대비 243배, GPU 대비 7.2배의 평균 속도 향상을 보였습니다.
