Bài báo này trình bày thiết bị điện tử in như một giải pháp thay thế đầy hứa hẹn cho các hệ thống dựa trên silicon cho các ứng dụng đòi hỏi tính linh hoạt, khả năng co giãn, khả năng thích ứng và chi phí chế tạo cực thấp. Mặc dù thiết bị điện tử in có kích thước lớn, nhưng mạng nơ-ron in (NN) đã thu hút được sự chú ý đáng kể vì đáp ứng các yêu cầu ứng dụng mục tiêu. Tuy nhiên, việc triển khai các mạch phức tạp vẫn còn nhiều thách thức. Nghiên cứu này giải quyết khoảng cách giữa độ chính xác phân loại và hiệu quả diện tích trong mạng nơ-ron in bằng cách giải quyết thiết kế và đồng tối ưu hóa toàn bộ hệ thống xử lý cảm biến tiệm cận, từ giao diện tương tự sang số (một nút thắt lớn về diện tích và công suất) đến bộ phân loại kỹ thuật số. Bài báo này đề xuất một khuôn khổ tự động để thiết kế mạng nơ-ron tam phân in với độ chính xác đầu vào tùy ý, sử dụng tối ưu hóa đa mục tiêu và xấp xỉ toàn cục. Mạch được đề xuất vượt trội hơn mạng nơ-ron in xấp xỉ thông thường trung bình gấp 17 lần về diện tích và 59 lần về công suất, và là mạch đầu tiên cho phép hoạt động bằng pin in với độ chính xác bị mất dưới 5% trong khi xem xét chi phí giao diện tương tự sang số.
